EDA : quartus2 17.1lite + modelsim +verilog 使用流程
首先 然后填充好自己写的代码 之后save as 存到自己的文件夹 会自动弹出 配置 Assignments settings 之后第一次编译 成功后processing star ......![]()
Intel Quartus Prime Pro Edition 权限提升漏洞
受影响系统：Intel Quartus Prime Pro Edition < 19.3描述：CVE(CAN) ID: CVE-2019-14603 Intel Quartus Prime Pro是英特尔公司的一套多平台设计环境，它包含了设计 ......SystemVerilog Tutorial
来自网站 1.网站说明-tutorial This SystemVerilog tutorial is written to help engineers with background in Verilog/VHDL to get jump start in SystemVeril ......![]()
RS485自动收发切换电路 [原创www.cnblogs.com/helesheng]
RS485是最常见的一种远距离可靠传输和组网的UART串口信号接口协议。与同样传输UART串口信号的RS422协议相比，RS485使用半双工通信，即只有一个信道，在同一时刻要么 ......![]()
解决nios eclipse报错： WARNING: Couldn't compute FAST_CWD pointer的方法
几天照着书上的例子弄nios的开发流程，编译的时候遇见了这个问题 WARNING: Couldn't compute FAST_CWD pointer 在网上找了大半天解决方法，如下： 链接：https://pan ......![]()
ModelSim入门
verilog设计进阶 时间：2014年5月5日星期一 主要收获： 1. 安装了ModelSim ALTERA 6.4a; 2. 熟悉基本流程，仿真成功； 3. 了解testbench语法基本。 为什么要学ModelSi ......![]()
国产CPLD（AGM1280）试用记录——做个SPI接口的任意波形DDS [原创www.cnblogs.com/helesheng]
我之前用过的CPLD有Altera公司的MAX和MAX-II系列，主要有两个优点：1、程序存储在片上Flash，上电即行，保密性高。2、CPLD器件规模小，成本和功耗低，时序不收敛情况也不 ......![]()
quartus报错 Error (10054): Verilog HDL File I/O error at sdram_ctrl_tb.v(6): can't open Verilog Design File "Sdram_params.h"
解决方法：包含完整路径。 比如我一开始是：`include "Sdram_params.h" 错误（改为：`include "F:\FPGA\exce\uart2sdram2vga\rtl\Sdram_params.h"就ok了。） 修改：`incl ......仿真FFT(quartus安装)
软件下载：http://dl.altera.com/13.1/?edition=subscription 安装步骤： 接下来，仿真FFT： http://www.openhw.org/article/12-02/2822971329207454.html?sort=112 ......![]()
↓ 按住下拉
V2AS = Way To Ask
V2AS 一个技术分享与创造的静土
手机扫一扫
移动阅读更方便
近15日热搜文章