MIPS寄存器堆
实验目的 熟悉并掌握 MIPS 计算机中寄存器堆的原理和设计方法 理解源操作数/目的操作数的概念 实验环境 Vivado 集成开发环境 MIPS寄存器 寄存器R0的值恒为0。 模 ......![]()
算术逻辑单元的实现（ALU）
一、实验目的 掌握Vivado集成开发环境 掌握Verilog语言基本知识、 掌握并理解算术逻辑单元ALU的原理和设计 二、实验预习 1．ALU（算术逻辑单元）的16种运算的编码 三、 ......![]()
PicoRV32-on-PYNQ-Z2: An FPGA-based SoC System——RISC-V On PYNQ项目复现
本文参考： 1️⃣ 原始工程 2️⃣ 原始工程复现教程 3️⃣ RISCV工具链安装教程 本文工程： https://bhpan.buaa.edu.cn:443/link/4B08916BF2CDB42DB78976BCCDB712E2 1 ......![]()
【FPGA学习】MATLAB与FPGA实现FIR滤波器
本篇博客记录一下在matlab设计和在FPGA平台实现FIR滤波器的方法，平台是Xilinx的ZYNQ 参考： AMBA AXI-Stream Protocol Specification 使用matlab设计FIR滤波器 fd ......![]()
vivado工具ila抓取的波形读取方法
保存ila文件 file——>export——>export ila_data。可以保存为ila格式或者vcd格式 （可以在modelism下转化为wlf文件后打开查看波形。） 打开保存后的文件 方法一 Vivado ......![]()
记录第一次使用Vivado——以全加器为例子
从altera转战xilinx，经典的FPGA到ZYNQ系列，第一站就是先熟悉编译软件Vivado。我就直接跳过软件安装部分了，如有疑问，可以在评论区提出来，我看到了就帮你解答。 首 ......![]()
FPGA 原理、结构、开发流程简述
简介本文主要介绍了博主在阅读天野英晴主编的《FPGA 原理和结构》一书时的读书笔记，方便更好的了解和入门 FPGA。本博客图片均来自于参考文献 [1]。 FPGA 特性和粒度F ......![]()
Vivado_8位流水灯
Design 代码中的计数器设置是因为我的开发板的时钟是100MHZ的，也就是1秒完成了100_000_000次时钟信号，所以我设置计数器为100_000_000次。 也就是说，我让流水灯的 ......![]()
FPGA开发流程（创建工程，选择芯片，变量位置，文件命名，reg和wire数据类型，开发流程）
开发流程（以二选一选择器为例） 1.设计定义：设计一个可以从两个输入端中选择其中一个并输出的逻辑电路 2.设计输入 2.1.逻辑抽象：三个输入端，一个用来选择，记sel， ......![]()
↓ 按住下拉
V2AS = Way To Ask
V2AS 一个技术分享与创造的静土
手机扫一扫
移动阅读更方便
近15日热搜文章