PicoRV32-on-PYNQ-Z2: An FPGA-based SoC System——RISC-V On PYNQ项目复现
本文参考： 1️⃣ 原始工程 2️⃣ 原始工程复现教程 3️⃣ RISCV工具链安装教程 本文工程： https://bhpan.buaa.edu.cn:443/link/4B08916BF2CDB42DB78976BCCDB712E2 1 ......![]()
基于Camera Link和PCIe DMA的多通道视频采集和显示系统
基于Camera Link和PCIe DMA的多通道视频采集和显示系统 在主机端PCIe驱动的控制和调度下，视频采集与显示系统可以同时完成对多个Camera Link接口视频采集以及Came ......![]()
FPGA 原理、结构、开发流程简述
简介本文主要介绍了博主在阅读天野英晴主编的《FPGA 原理和结构》一书时的读书笔记，方便更好的了解和入门 FPGA。本博客图片均来自于参考文献 [1]。 FPGA 特性和粒度F ......![]()
基于LZO的高性能无损数据压缩IP
LZOAccel-C LZO Data Compression Core/无损数据压缩IP Core LZOAccel-C是一个无损数据压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收未压缩的输入数据块， ......![]()
Python源文件的编码
Python源文件的编码 参考官网：https://docs.python.org/zh-cn/3.9/tutorial/interpreter.html 默认情况下，Python 源码文件的编码是 UTF-8。 如果不使用默认编码， ......双线性插值算法的FPGA实现
本设计预实现720P到1080P的图像放大，输入是YUV444数据，分量像素位宽为10bit，采用的算法为双线性插值法，开发平台是xiinx K7开发板。 双线性插值法即双次线性插值， ......![]()
基于LZO的高性能无损数据解压缩IP
LZOAccel-D LZO Data Decompression Core/无损数据解压缩IP Core LZOAccel-D是一个无损数据解压缩引擎的FPGA硬件实现，兼容LZO 2.10标准。 Core接收压缩的输入数据 ......![]()
Multi-Channel PCIe QDMA Subsystem
可交付资料： 详细的用户手册 Design File：Post-synthesis EDIF netlist or RTL Source Timing and layout constraints，Test or Design Example Project 技术支持 ......![]()
国产CPLD（AGM1280）试用记录——做个SPI接口的任意波形DDS [原创www.cnblogs.com/helesheng]
我之前用过的CPLD有Altera公司的MAX和MAX-II系列，主要有两个优点：1、程序存储在片上Flash，上电即行，保密性高。2、CPLD器件规模小，成本和功耗低，时序不收敛情况也不 ......![]()
↓ 按住下拉
V2AS = Way To Ask
V2AS 一个技术分享与创造的静土
手机扫一扫
移动阅读更方便
近15日热搜文章