SystemVerilog 中的相等运算符：== or === ？
在对比SystemVerilog中的相等运算符之前，先来看一下三种最基本的逻辑运算符，下文中以·表示与运算，以+表示或运算，以'表示非运算。我们都知道在逻辑代数中，只有0和1 ......![]()
Verilog中的时间尺度与延迟
在Verilog的建模中，时间尺度和延迟是非常重要的概念，设置好时间尺度和延迟，可以充分模拟逻辑电路发生的各种情况和事件发生的时间点，来评估数字IC设计的各种要求， ......![]()
led跑马灯多种方法（移位法，位拼接法，调用模块法，位移及位拼接语法，testbench的理解，源文件的存储路径，计数器的个数，调用模块的方式）
跟着教程写了几种方法，才发现自己写的虽然能实现，但比较繁琐。教程有三种方法： 1.移位法，每次左移一位，相比我自己写的，优点是不用把每一种情况都写出来。但是需要 ......![]()
09自动售货机综设实验（含按键消抖，led和状态机）
一设计功能 1.上次状态机的练习 2这次自动售货机综设 (一)对比两次的售货机 上次售货机的关键是画出状态转移图。明确输入分几种，输出是啥，有哪 ......![]()
数电第二周总结_by_yc
重点： 模块实例化、仿真测试、数值表示、参数、表达式、 模块实例化端口连接方法： A.顺序端口连接：需严格按照模块定义时的顺序 B.明明端口连接：对端口信号顺序不做要 ......![]()
国产CPLD（AGM1280）试用记录——做个SPI接口的任意波形DDS [原创www.cnblogs.com/helesheng]
我之前用过的CPLD有Altera公司的MAX和MAX-II系列，主要有两个优点：1、程序存储在片上Flash，上电即行，保密性高。2、CPLD器件规模小，成本和功耗低，时序不收敛情况也不 ......![]()
数码管动态显示Verilog实现（参考小梅哥教程）(视觉暂留)
一个数码管有九个引脚，控制八段二极管的亮灭，用以显示需要的数字。 当有N个数码管时，一个一个控制的话需要N x 9 个引脚，消耗资源较多。 因此可以利用动态显示的方 ......![]()
FPGA六位共阳极数码管动态显示
`timescale 1ns/1ps module adc_dis( clk , rst_n , sm_seg , sm_bit ......数字IC笔试题-芯源
前言 由于最近开始找数字IC的工作，所以准备多练笔试题，下面贴上芯源笔试题，来源微信公众号<数字IC打工人> 参考资源： 1. mu_guang_ 2. 李锐博恩 3. 长弓的坚持 4 ......![]()
↓ 按住下拉
V2AS = Way To Ask
V2AS 一个技术分享与创造的静土
手机扫一扫
移动阅读更方便
近15日热搜文章